在makefile 中变量的使用

在makefile 中变量的使用

演示示例：

app:main.o hello.o gcc -o app main.o hello.omain.o:main.c hello.h gcc -c main.chello.o:hello.c hello.h gcc -c hello.cclean: rm app main.o hello.o

先让我们看看 app 的规则:

app:main.o hello.o gcc -o app main.o hello.o

可以看到 .o 文件的字符串被重复了两次。如果工程需要加入一个新的 .o 文件，那么 需要在三个地方添加的.o文件加(还有一个地方在 clean 中)。

我们的演示示例比较简单，修改起来也不会很麻烦。但是在真实的项目中，涉及到的地方可能比较多，且makefile 变得更复杂，那么我们就有可能会忘掉一个需要加入的地方，而导致编译失败。所以,为了 makefile 的易维护,在 makefile 中我们可以使用变量。这样我们只要修改变量，其他引用到变量的地方就会同时被修改。

OBJECTS = main.o hello.o

在makefile 中以 $(OBJECTS) 的方式来使用这个变量，我们修改一下我们的演示示例：

OBJECTS = main.o hello.oapp:$(OBJECTS) gcc -o app $(OBJECTS) main.o:main.c hello.h gcc -c\ main.chello.o:hello.c hello.h gcc -c hello.cclean: rm app $(OBJECTS)

如果有新的 .o 文件加入,我们只需简单地修改一下 OBJECTS 变量就可以了！

谢谢阅读！

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。